中規模集成計數器的設計實驗總結 計數器芯片使用方法？

計數器芯片使用方法？雙向計數器也能是從任何給定的計數序列向上或向外定時計數，這些從頭學習計數法“往上”并提升或減少到某個預設值，老是必須從預定值“向下”計數到零，那樣我們就是可以再產生一個在提升到零計

計數器芯片使用方法？

雙向計數器也能是從任何給定的計數序列向上或向外定時計數，這些從頭學習計數法“往上”并提升或減少到某個預設值，老是必須從預定值“向下”計數到零，那樣我們就是可以再產生一個在提升到零計數或其他預設值時激活碼激活的輸出。

這種類型的計數器是正常情況一般稱遞減計數器，（CTD）。在二進制或BCD遞增計數器中，是對不知從何而來某個選擇設置值的每個外部時鐘脈沖電流，計數法減1。特殊的方法的雙用途IC，如TTL74LS193或CMOSCD4510，是4位二進制Up或Down計數器，有一個額外的輸入引腳可中,選擇向上或向下計數寄存器模式。

4位往下計數器

什么是數字集成電路IC？

數字集成電路IC很多，主要注意有：

1、門電路和組合邏輯電路：與門電路、或門電路、與非門電路、編碼器、譯碼器等。

2、觸發器和時序邏輯電路：D觸發器、JK觸發器、計數器、寄存器等。

3、混合集成電路：時基電路、AD/DA轉換的電路等。

如何用JK觸發器設計計數器？

按數器增減分:加法計數器,減法計數器,加/減法計數器.

7.3.1異步模式計數器

一,異步二進制計數器

1,異步模式二進制加法計數器

分析什么圖7.3.1由JK觸發器分成的4位異步模式二進制加法計數器.

分析方法:由邏輯圖到波形圖(所有JK觸發器均近似為T/觸發器的形式,且后一級觸發器的時鐘脈沖電流是前一級觸發器的輸出Q),再由波形圖到狀態表,由此分析出其邏輯功能.

2,同步異步二進制減法計數器

減法運算規則:0000-1時,可視為(1)0000-111111111-11110,其余以此類推.

注:74LS163的引腳排列和74LS161相同,不同之處是74LS163需要同步清零.

(2)CT74LS161的邏輯功能

①0時異步模式清零.C00

②1,0時歌詞同步左行置數.

③1且CPTCPP1時,遵循4位自然二進制碼進行同步二進制數器.

④1且CPT·CPP0時,計數器狀態持續變為.

4,反饋信息置數法完成任務N進制計數器

方法如下:

·描寫狀態SN-1的二進制代碼.

·求接近歸零邏輯,即求置數再控制端的邏輯表達式.

·畫連線圖.

(集成顯卡計數器中,清零,置數均采用網絡同步的有74LS163均區分同步異步的有74LS193,74LS197,74LS192清零需要異步運行,置數需要離線的有74LS161,74LS160有的只具有異步運行清零功能,如CC4520,74LS190,74LS19174LS90則具有異步清零和異步運行置9功能.等等)

試用CT74LS161構成模小于等于16的N進制計數器

5,歌詞同步二進制加/減計數器

二,網絡同步十進制加法計數器

8421BCD碼同步十進制加法計數器電路分析

三,集成顯卡同計數器

1,獨立顯卡十進制不同步的加法計數器CT74LS160

(1)CT74LS160的引腳排列和邏輯功能示意圖

圖7.3.3CT74LS160的引腳排列圖和邏輯功能示意圖

(2)CT74LS160的邏輯功能

①0時異步清零.C00

②1,0時歌詞同步分頭并進置數.

③1且CPTCPP1時,明確的BCD碼并且離線十進制定時計數.

④1且CPT·CPP0時,計數器狀態一直保持增加.

2.獨立顯卡十進制歌詞同步加/減計數器CT74LS190

其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示.

獨立顯卡計數器小結:

獨立顯卡十進制離線加法計數器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163是一樣的,不同的是,74160和74162是十進制歌詞同步加法計數器,而74161和74163是4位二進制(16進制)離線加法計數器.此外,74160和74162的區別是,74160區分的是異步清零,而74162按結構的是離線清零.

74190是單時鐘集成顯卡十進制不同步的可逆計數器,其引腳排列圖和邏輯功能示意圖與74191是一樣的.74192是雙時鐘集成十進制歌詞同步可逆計數器,其io口排列圖和邏輯功能示意圖與74193完全相同.

7.3.3依靠計數器的級聯我得到大容量N進制計數器

計數器的級聯是將多個計數器串接起來,以完成計數寄存器容量更大的N進制計數器.

1,異步模式計數器好象沒有專門的進位模擬輸出端,大多數這個可以用本級的高位輸出信號驅動程序下一級計數器數器,即常規并行通信進位來擴充卡容量.

舉些例子:74LS290

(1)100進制計數器

(2)64進制計數器

2,網絡同步計數器有進位或借位輸出端,可以不你選擇最合適的進位或借位輸出信號來驅動程序下一級計數器數器.離線計數器多路復用的有兩種,一種級間常規串行進位,即異步,這種是將低位計數器的進位輸出再才是高位計數器的時鐘脈沖序列,異步運行的速度較慢.另外一種級間常規分頭并進進位,即不同步的,這種像是是把各計數器的CP端連在一起接統一的時鐘脈沖,而低位計數器的進位輸出送高位計數器的計數控制端.

舉例說明:74161

(1)60進制

(2)12位二進制計數器(慢速計數)

12位二進制計數器(迅速計數)

7.4寄存器和移位寄存器

寄存器是由具備存儲功能的觸發器陣列出聲近似的.一個觸發器可以讀取1位二進制代碼,存放n位二進制代碼的寄存器,需用n個觸發器來所構成.

聽從功能的不同,可將寄存器分成三類基本寄存器和移位寄存器兩大類.基本寄存器沒法聯成一體送入數據,必須時也只能并行作為輸出.移位寄存器中的數據這個可以在偏移脈沖波作用下順次排列逐位左移或左移,數據既可以不右行鍵入,左行作為輸出,也可以串行然后輸入,串行輸出,還可以并行輸入輸入,串行輸出,串行輸入,聯成一體輸出,非常靈活自如,用途也很廣.

7.4.1都差不多寄存器

概念:在數字電路中,單獨貯存二進制數據或代碼的電路稱作寄存器.

1,單拍工作基本寄存器

無論是寄存器中以前的內容是什么,如果送數完全控制時鐘脈沖序列CP上升沿等待,加在并行數據輸入端的數據D0～D3,就立刻被扔入進寄存器中,即有:

2.雙拍工作都差不多寄存器

(1)清零.CR0,異步模式清零.即有:

(2)送數.CR1時,CP迅速下降沿送數.即有:

(3)保持.在CR1,CP猛升沿以外時間,寄存器內容將持續變為.

7.4.2移位寄存器

1.雙向移位寄存器

四位向左移寄存器:

時鐘方程:

驅動方程:

狀態方程:

右移位寄存器的狀態表:

輸入輸入

現態

次態

只能說明

DiCP

1↑

1↑

1↑

1↑

0000

1000

1100

1110

1000

1100

1110

1111

連續輸入4個1

單方向移位寄存器具高以上主要特點:

單向移位寄存器中的數碼,在CP脈沖波操作下,也可以由前到后左移或左移.

n位雙向移位寄存器這個可以存行李n位二進制代碼.n個CP驅動信號即可能夠完成串行然后輸入工作,數百年間可從Q0～Qn-1端我得到并行的n位二進制數碼,再用n個CP脈沖電流又可實現串行輸出不能操作.

若串行鍵入端狀態為0,則n個CP驅動信號后,寄存器便被清零.

2.頓井站移位寄存器

M0時向右移動M1時左移

3.板載顯卡頓井站移位寄存器74LS194

CT74LS194的引腳排列圖和邏輯功能示意圖:

CT74LS194的功能表:

工作狀態

0×××

100×

101↑

110↑

111×

同步異步清零

盡量

向左移

左移

右行鍵入

7.4.3移位寄存器的應用

一,圓環形計數器

1,環形計數器是將單向移位寄存器的串行鍵入端和串行輸出來端聯成一體,近似一個張開時的環.

結構特點:,將要FFn-1的輸出低Qn-1接到FF0的再輸入端D0.

工作原理:依據起始狀態設置的不同,在然后輸入數器脈沖波CP的作用下,環狀計數器的有效狀態也可以循環偏移一個1,也這個可以循環移位一個0.即當后輸入CP驅動信號時,圓環形計數器中各個觸發器的Q端或端,將兩人一組地出現矩形驅動信號.

基于圓環形計數器時,可以系統設置適當的初態,且輸出來Q3Q2Q1Q0端數碼寶貝傳說狀態不能幾乎一致(即沒法全為